

# 实验报告

实验内容：实验十 触发器的应用

实验时间：2023 年 5 月 24 日 星期三

实验地点：

实验人员：

## 一 . 实验目的

1. 熟悉 J-K 触发器、D 触发器和 T 触发器的逻辑功能。
2. 掌握 74LS74、74LS73 的触发方式和使用方法。
3. 掌握使用 J-K 触发器构成 D 触发器、T 触发器的方法。

## 二 . 实验设备

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS73, 74LS74, 74LS00, 74LS08, 74LS20 等。

## 三 . 实验原理：

1. 触发器：触发器是能够储存 1 位二值信号，具有记忆功能的基本逻辑单元。触发器的特点有：具有两个能自行保持的稳定状态，在触发信号操作之下根据不同的输入信号可以置成 0 或 1 的状态。在数字电路实验箱上，集成 J-K 触发器的芯片是 74LS43，集成 D 触发器的芯片是 74LS74。
2. J-K 触发器：凡是在时钟作用下逻辑功能符合特性方程  $Q_{n+1} = J\overline{Q_n} +$

$\overline{K}Q_n$  的电路，无论其触发方式如何，都被称为 J-K 触发器。74LS73 是采取主从结构的 J-K 触发器，在其中凡是要求接 1 的，一定要接高电平，不能悬空，否则会出现错误的翻转，清零输入端在工作时一定要接高电平或连接到数字电路实验箱的负脉冲输出端口。

74LS73 的功能表如图所示：

| CP | J | K | $Q^n$ | $Q^{n+1}$ | 功能 |
|----|---|---|-------|-----------|----|
| ↓  | 0 | 0 | 0     | 0         | 保持 |
| ↓  | 0 | 0 | 1     | 1         |    |
| ↓  | 0 | 1 | 0     | 0         | 清零 |
| ↓  | 0 | 1 | 1     | 0         |    |
| ↓  | 1 | 0 | 0     | 1         | 置位 |
| ↓  | 1 | 0 | 1     | 1         |    |
| ↓  | 1 | 1 | 0     | 1         | 翻转 |
| ↓  | 1 | 1 | 1     | 0         |    |

3. D 触发器: 凡是在时钟作用下逻辑功能符合特性方程  $Q_{n+1}=D$  的电路，无论其触发方式如何，都被称为 D 触发器。

74LS74 是采用上升沿触发的 D 触发器，功能表如图所示：

| CP | D | $Q^{n+1}$ | 功能 |
|----|---|-----------|----|
| ↑  | 0 | 0         | 清零 |
| ↑  | 1 | 1         | 置位 |

四 . 方法与步骤

1. J-K 触发器的动态功能测试：

- 1. 将 74LS197 接成八进制计数器: 10kHz 连续脉冲接反相器后接 CP1，MR<sup>-</sup>和 PL<sup>-</sup>接高电平，Q1Q2Q3 作为输出。

2. 连接 74LS73: 74LS197 的 Q1 接 74LS73 的 J1, Q2 接 K1, 10KHz 连续脉冲接 74LS73 的 CP1, 74LS73 的 CR1<sup>-</sup>接手动负脉冲。
3. 按一下负脉冲按键以清零。
4. 使用示波器数字通道记录 74LS73 的 CP1,J1,K1,Q1 波形。

## 2. D 触发器的动态测试:

1. 将 74LS197 接成二进制计数器: CP0 接 10KHz, 将 MR<sup>-</sup>和 PL<sup>-</sup>接高电平, Q0 作为输出。
2. 连接 74LS74:
3. 74LS197 的输出 Q0 接 74LS74 的 D1,10KHz 连续脉冲接 74LS74 的 CP1,74LS74 的 SD1<sup>-</sup>接高电平, RD1<sup>-</sup>接手动负脉冲。
4. 按一下手动负脉冲按键以清零。
5. 使用示波器数字通道记录 74LS74 的 CP1,D1,Q1。

## 3. 利用 J-K 触发器实现 D 触发器:

### 静态测试:

1. 按照第一步中的方法连接 J-K 触发器
2. 将逻辑电平开关接反相器后接入 K1, 再将逻辑电平开关直接接入 J1
3. 将手动正脉冲接反相器后接入 CP1

### 动态测试:

1. 按照第二步中的方法将 74LS197 接成二进制计数器
2. 74LS197 的 Q0 接 J1, Q0 接反相器后接 J1,

3. 按照第一步中的方法连接 74LS73 的剩余部分

4.利用 J-K 触发器实现 T 触发器:

静态测试:


1. 将逻辑电平开关的一个输入连接到 J-K 触发器的 J1 和 K1
2. 将 J-K 触发器的 Q1 连接到 LED 电平
3. 按照第一步中的方法连接 J-K 触发器的剩余部分

动态测试:

1. 将 74LS197 的 Q1 输出连接到 74LS73 的 J1 和 K1
2. 按照第一步中的方法连接 74LS197 的 J-K 触发器的剩余部分
3. 将示波器的 D0D1D2 分别连接到 10Khz 脉冲、74LS197 的 Q1,74LS73 的 Q1.

五 . 结果与验证


1. J-K 触 发 器 的 动 态 功 能 测 试 :



图中 D0 对应 CP1,D1 对应 J1, D2 对应 K1, D3 对应 Q1。

可以看出，当 J1=1,K1=1 时，Q1 在下降沿翻转；当 J1=1,K1=0 时，Q1 在下降沿置位；J1=1,J1=0 时，Q1 在下降沿复位；当 J1=0,K1=0 时，Q1 在下降沿保持不变。可见，动态测试结果和 J-K 触发器的功能表一致。


## 2. D 触 发 器 的 动 态 功 能 测 试：




在上图中，D0 接 CP1,D1 接 D1，D2 接 Q1.

如图所示，当 D1=0，在上升沿时，Q1=0；当 D1=1，在上升沿时，Q1=1，与 D 触发器的功能表一致，可见其符合 D 触发器特性。

### 3. 利用 J-K 触发器实现 D 触发器：




输入低电平，在上升沿时，输出低电平



输入高电平，在上升沿时，输出高电平


静态测试结果符合 D 触发器功能表。




如图所示，当  $Q_0=0$ ，在上升沿时， $Q_1=0$ ；当  $Q_0=1$ ，在下降沿时， $Q_1=1$ 。

实验结果满足 D 触发器的功能表，动态测试结果正确。


#### 4. 利用 J-K 触发器实现 T 触发器：




$T=0$ ,  $Q_n=0$ ,  $Q_{n+1}=0$



$T=1, Q_n=0, Q_{n+1}=1$




$T=0, Q_n=1, Q_{n+1}=1$



$T=1, Q_n=1, Q_{n+1}=0$

静态测试结果符合 T 触发器的功能表。

动态测试：



如图，当  $T=0$  时， $Q$  在下降沿保持不变；当  $T=1$  时， $Q$  在下降沿翻转。

动态测试结果符合 T 触发器功能表。

## 六． 分析与讨论

1. 写出详细的电路设计过程：在第四部分已经写出
2. 记录 CP 及各输入输出端的波形图，注意分析波形之间的相位关系，并与电路的逻辑功能对照：在第五部分已经完成
3. 写出实验过程中遇到的问题，解决方法和心得体会：通过这次实验，我对 D 触发器、J-K 触发器的功能表和连接方式理解更加深刻，掌握更加熟练，更熟悉电路设计的方法和步骤。